会员服务热线:010-68200655|秘书长信箱|企业邮箱
电子行业《半导体集成电路 第三代双倍数据速率同步动态随机存储器(DDR3 SDRAM)测试方法》等4项国家标准报批
发布日期:2017-10-26公示结束日期:2017-11-26
公示清单(公示期内可点击项目名进行意见反馈)
计划号标准名称主要内容报批稿
20154239-T-339半导体集成电路 第三代双倍数据速率同步动态随机存储器(DDR3 SDRAM)测试方法

规定了第三代双倍数据速率同步动态随机存储器(DDR3 SDRAM)的测试方法

查看
20154231-T-339集成电路 存储器引出端排列

标准适用于定义半导体存储器引出端的排列顺序,引出端名称和功能描述。

查看
20154245-T-339集成电路 焊柱阵列试验方法

本标准规定了焊柱阵列(CGA)的试验方法。本标准适用于采用焊柱阵列(CGA)封装形式的集成电路(以下简称器件),焊柱包括高铅焊柱、微线圈焊柱、铜带缠绕型焊柱、基板增强型焊柱、镀铜焊柱等。

查看
20154240-T-339半导体集成电路 快闪存储器测试方法

本标准规定了快闪(Flash)存储器的测试方法,包括测试目的、程序、条件等要求。

查看
  • 关于我们
  • 中国电子工业标准化技术协会
  • 地址:北京市海淀区万寿路27号
  • 联系电话:010-68200655
  • 关注我们
  • 中国电子工业标准化技术协会
  • QQ群:127090958 微信号:cesa1993
  • 秘书长信箱:msz@cesa.cn
扫码加入我们扫码加入我们
版权所有 中国电子工业标准化技术协会 2006-2016 京ICP备06019433 京公海安备 110108001303 号